猿急送>

北京其它兼职程序员

ID：341855

翟锡亮_Cn

高级FPGA研发工程师

公司信息：
法国赛峰集团

工作经验：
12年

兼职日薪：
800元/8小时

兼职时间：
下班后
周六
周日
可工作日远程
可工作日驻场（自由职业原因）

所在区域：
北京
海淀

技术能力

- 取得中国和法国双硕士学位（信号与信息处理，通信技术）
- 13年以上国内外FPGA研发项目经验（Xilinx/Altera，网络通信协议，高速接口，算法加速，数字信号处理，数据流控制）
- 2年航空领域项目管理经验（市场推广，技术支持，咨询，投标等）
- 有良好的沟通能力，可使用法语、英语、中文3种语言进行技术沟通和商务谈判
- 性格积极向上、有责任心

- 编程技术： Verilog/VHDL语言，C语言，Matlab，TCL脚本语言，Python
- 专业工具：Vivado, ISE, Quartus, Modelsim, System Generator, ila/signaltap, wireshark, Gantt
- 办公软件: Word, Excel, PowerPoint, Outlook
- 语言能力: 中文(母语)，法语(熟练)，英语(熟练)

项目经验

通信模拟器；高速AD信号采样处理器；PCIE数据采集卡；相控雷达收发机相关FPGA研发:
- 撰写技术方案，制定项目计划
- 设计FPGA系统架构（功能模块，接口，通信协议，信号处理算法，数据流）
- 编写模块代码（Verilog/VHDL）
- 模块功能仿真（System Generator/Modelsim：上下变频，差值抽取滤波，波束合成，脉冲压缩，数据包封装）
- 管脚/时序约束,系统集成：高速接口（JESD204B，PCIE，SRIO，Seriallite）
外设（AD/DA,DDR，DSP，PowerPC）功能模块
- 功能分析调试（chipscope，ila，vio，signaltap, probe/source）
- 整机测试，编写报告

纳米孔测序仪FPGA研发：
-参与FPGA/CPLD芯片选型，协助硬件工程师设计，开发和调试FPGA板卡
-FPGA/CPLD系统架构设计（数据采集，DDR存储，USB传输，Microblaze控制,信号处理加速算法）
-模块开发(Verilog)，仿真（Matlab/Modelsim），调试（ILA），时序优化，系统功能验证，整机测试
-编写自动化工程编译脚本（TCL），在线升级FPGA程序
-协助嵌入式和软件部门，设计仪器控制系统
-协助硬件部门诊断ASIC芯片的问题，协助生化部门统计和分析测试数据

航空测试设备相关FPGA研发：
- 根据产品需求,制定研发计划(GanttProject)
- 设计系统功能模块（Bloc design）
- 接口控制（Serdes(8b/10b),DDR,SPI）数字信号处理（FIR），Ethernet通信协议编码（UDP)，
- 编写VHDL代码，Modelsim功能仿真
- 时序约束(ucf,xdc)，功能分析调试（ISE，Vivado，chipscope，ila，vio）
- IP核集成与系统测试，撰写测试文档

案例展示

纳米孔测序仪FPGA研发

-参与FPGA/CPLD芯片选型，协助硬件工程师设计，开发和调试FPGA板卡 -FPGA/CPLD系统架构设计（数据采集，DDR存储，USB传输，Microblaze控制,信号处理加速算法） -模块开发(Verilog)，仿真（Matlab/Modelsim），调试（ILA）
高速AD信号采样处理器PCIE数据采集卡

通信模拟器；高速AD信号采样处理器；PCIE数据采集卡；相控雷达收发机相关FPGA研发: -撰写技术方案，制定项目计划 -设计FPGA系统架构（功能模块，接口，通信协议，信号处理算法，数据流） -编写模块代码（Verilog/VHDL） -模块功能仿真（System G