目前主要掌握数字芯片前端后端以及验证等方面所需技能,不过主要喜欢的方向是验证,目前大概涉猎的领域为 硬件描述语言: Verilog, VHDL 脚本语言:tcl, Python 后端工具:Genus, innovus 验证:UVM, SystemVerilog
全同态加密硬件加速器设计&验证 以自定制矩阵乘法器为基础的RNN加速器设计 STM 65nm后端实现:包括时序分析,功耗分析,布局布线,时钟树综合等过程
企业点击发布任务,工程师会在任务下报名,招聘专员也会在1小时内与您联系,1小时内精准确定人才
关注猿急送微信平台,接收实时人才推送